數字視頻(pín)信号的(de)長(cháng)線傳輸

　　摘要：在實時(shí)顯示彩色數字視頻(pín)信号時(shí)，通(tōng)常要求數據傳輸通(tōng)道具有很高(gāo)的(de)帶寬和(hé)有效的(de)傳輸距離。因此在設計和(hé)構建這(zhè)些高(gāo)速率的(de)數據傳輸通(tōng)道的(de)，不但要選擇合理(lǐ)的(de)傳輸形式，而且要對(duì)數據的(de)編碼、解碼、并串轉換、驅動、接口等電路進行認真的(de)研究，以達到最佳的(de)配合。介紹的(de)串行傳輸技術是最近的(de)設計成果，可(kě)以廣泛地應用(yòng)于海量數據的(de)有線傳輸。

 

　　關鍵詞：差分(fēn)接口 并轉串/串轉并 PLL LVDS-PECL

 

　　大(dà)屏幕平闆顯示系統，如LED大(dà)屏幕顯示系統，廣泛地應用(yòng)于信息發布領域和(hé)公用(yòng)事業。2008年将在北(běi)京舉辦的(de)奧運會，更加推出了(le)這(zhè)一産業的(de)發展。

 

　　大(dà)屏幕平闆顯示系統是典型的(de)數字系統，要求動态、實時(shí)、清晰穩定地顯示圖像信息。與通(tōng)信系統相比，這(zhè)種系統更關心實時(shí)地把圖像數據正确地傳輸到顯示器，将錯誤的(de)信号忽略掉，所以不要求強大(dà)的(de)糾錯檢錯能力和(hé)錯碼重發功能。通(tōng)常爲降低成本、減小時(shí)間延遲不宜采用(yòng)壓縮解壓縮的(de)方法進行傳輸。因此這(zhè)樣的(de)傳輸系統應具有實時(shí)、單向傳輸的(de)特點，要求建立穩定的(de)傳輸通(tōng)道。

 

　　系統的(de)信号來(lái)源一般是計算(suàn)機顯示卡或數字電視信号。以顯示卡爲例，如果輸出640×480、24bit/pixel、60幀/s标準真彩VGA圖像時(shí)，其輸出點時(shí)鐘(zhōng)達25.175MHz/s，數據位寬爲27bit/pixel(考慮Vs、Hs、de)。這(zhè)樣的(de)海量數據，采用(yòng)并行傳輸時(shí)，将使傳輸系統十分(fēn)笨重，需要大(dà)量電纜;而采用(yòng)串行傳輸時(shí)，将使傳輸系統簡化(huà)，必要時(shí)可(kě)以采用(yòng)幾條高(gāo)速串行通(tōng)道來(lái)實現。

 

　　爲構建穩定的(de)串行傳輸系統，需要對(duì)信号進行一些特殊的(de)處理(lǐ)，常用(yòng)的(de)電路模塊有：數據的(de)并串轉換(serialize/deserialize)、4B/5B(8B/10B)轉換、加解擾(scramble/descramble)、電平轉換和(hé)驅動、接收端的(de)均衡放大(dà)(equlize)、PLL、接收端錯碼檢測等。此外，在工程中還(hái)要對(duì)碼速率、傳輸速率、傳輸介質進行合理(lǐ)的(de)選擇，以滿足不同需要。

　　1 長(cháng)線傳輸的(de)基本框圖

　　圖1概括了(le)構成數字視頻(pín)信号長(cháng)線傳輸系統的(de)基本組成。按點時(shí)鐘(zhōng)(PCLK)輸入的(de)并行數據，經過編碼、并轉串、加擾以差分(fēn)信号的(de)形式輸出。其中編碼實現4B/5B、8B/10B等編碼轉換，消除弱碼，有助于直流平衡。加擾(scramble)使能量譜均勻分(fēn)布，避免在某一頻(pín)段出現能量峰值，減少銅介質傳輸的(de)電磁輻射。并轉串把并行碼字轉化(huà)爲高(gāo)速串行碼流。直流平衡就是在編碼過程中保證信道中直流偏移爲0，電平轉化(huà)實現不同邏輯接口間的(de)匹配。驅動則對(duì)傳輸信号的(de)能量進行放大(dà)，并根據物(wù)理(lǐ)介質的(de)要求進行碼型調整。均衡是對(duì)信道損失進行補償并濾除噪聲。

 

　　可(kě)以采用(yòng)不同的(de)傳輸介質進行傳輸，銅介質(同軸，雙絞線)，光(guāng)介質(單模，多(duō)模光(guāng)纖)。在采用(yòng)光(guāng)傳輸時(shí)，圖1中加解擾模塊可(kě)以略去不用(yòng)。有效傳輸距離與碼速率、介質、接口、環境有關，所以應按照(zhào)不同電纜、不同速率、不同長(cháng)度時(shí)的(de)衰耗以及端口的(de)門限估算(suàn)傳輸距離。

 

　　建立一個(gè)穩定的(de)傳輸系統，一般具有如下(xià)的(de)要求：

 

　　(1)合理(lǐ)的(de)系統方案設計、選擇;

 

　　(2)發射端、接收端建立穩定的(de)PLL同步鏈路;

 

　　(3)不同高(gāo)速邏輯電平的(de)相互配合;

 

　　(4)正确的(de)傳輸方式和(hé)耦合方式;

 

　　(5)合理(lǐ)的(de)PCB設計。

　　2 選擇合理(lǐ)的(de)方案

　　根據顯示系統的(de)不同要求，選擇合理(lǐ)的(de)技術措施，是構成傳輸系統的(de)關鍵。

 

　　(1)确定數據傳輸宏觀參數

 

　　根據系統傳輸的(de)總的(de)碼速率以及傳輸長(cháng)度的(de)要求，來(lái)确定并行或串行傳輸通(tōng)道數量。如果采用(yòng)串行通(tōng)道，确定每個(gè)通(tōng)道的(de)碼速率和(hé)有效傳輸距離。傳輸通(tōng)道的(de)傳輸距離與介質、碼速率、接口電平門限有關，可(kě)參閱有關表格。下(xià)面給出一個(gè)估算(suàn)公式：

 

　　S≤[10lg(Po/Pi)]/Ap(光(guāng)傳輸)

 

　　S≤[G+20lg(Uot/Uit)]/Au(銅介質)

 

　　S：傳輸距離(m)

 

　　G:接收端增益(dB)

 

　　Au:在設計傳輸率時(shí)，每米電纜的(de)電壓衰耗(dB)

 

　　Ap：每公裏的(de)功率衰耗

 

　　Uot、Uit：分(fēn)别爲差分(fēn)輸出端，與輸入端的(de)電壓門限

 

　　Po、Pi：光(guāng)收發器發射、接收的(de)光(guāng)功率門限

 

　　(2)确定傳輸通(tōng)道的(de)工作方式。可(kě)以采用(yòng)單工、雙工、開環、閉環等，它決定了(le)收發兩端的(de)鏈接形式，對(duì)系統的(de)穩定性起著(zhe)重要作用(yòng)。

 

　　(3)數據重組。根據傳輸通(tōng)道的(de)特點和(hé)數量，把數字視頻(pín)信号重新組合爲适合傳輸系統芯片所需的(de)格式。它是一個(gè)數據重組過程，通(tōng)常需要ASIC或FPGA來(lái)實現。

 

　　(4)每個(gè)數據通(tōng)道的(de)傳輸率和(hé)接口要求，确定傳輸介質。通(tōng)常采用(yòng)的(de)傳輸介質包括多(duō)模、單模光(guāng)纖、同軸電纜、雙絞線。

 

　　(5)根據通(tōng)道的(de)傳輸速率，選擇最佳的(de)收發芯片和(hé)接口電路構成系統。

 

　　圖3 在數據中加入同步碼字的(de)基本方法

　　3 可(kě)靠的(de)PLL同步環路的(de)建立

　　傳輸系統中，每個(gè)通(tōng)道中高(gāo)速串行數據都包含有同步信息。在接收端，本地時(shí)鐘(zhōng)要與輸入端幀時(shí)鐘(zhōng)同步，才有可(kě)能正确恢複數據。系統初始時(shí)，發送端發出的(de)一串特殊同步碼字(Sync pattern)，保證在每一串行碼字中存在固定、唯一的(de)跳變沿，使接收端的(de)PLL鎖定。在鎖定建立後，發送端可(kě)以傳輸數據，接收端則提取編碼數據的(de)同步信息維持接收端的(de)鎖定。當發送端無數據傳輸時(shí)，可(kě)以插入空閑幀(具有維持鎖定的(de)跳變沿)，維持鎖定。

 

　　在數據視頻(pín)信号傳輸中，可(kě)以采用(yòng)雙工回路(圖2)。由于數字視頻(pín)傳輸的(de)特點，其雙工通(tōng)路不同于通(tōng)信，它的(de)兩條通(tōng)路可(kě)以是不對(duì)稱的(de)，一條快(kuài)速通(tōng)道用(yòng)于下(xià)傳視頻(pín)數據，另一條慢(màn)速通(tōng)道傳回是否鎖定等監控信息。發送端邏輯一旦得(de)到失鎖信息，則停止視頻(pín)數據傳輸，強制發送同步碼，直到收到鎖定信息。

 

　　數字視頻(pín)傳輸的(de)特點，可(kě)以采用(yòng)簡單的(de)單工方式進行傳輸。這(zhè)種方式更爲簡單，系統在初始時(shí)建立穩定同步，并提取編碼數據中的(de)邊沿維持鎖定。但是一旦失鎖，發射端無法收到反饋信息，系統同步難以恢複，這(zhè)時(shí)接收端不能正确地恢複數據，表現爲無規則的(de)亂碼。爲防止這(zhè)種現象，要周期性地在發送端強行加入定長(cháng)時(shí)間的(de)同步幀，使接收端無論是否發鎖都強制同步一次。可(kě)見，系統的(de)穩定性依賴于周圍良好的(de)電磁環境和(hé)硬件的(de)可(kě)靠性。其缺點是：(1)由于定時(shí)插入同步帖，占用(yòng)了(le)數據傳輸時(shí)間，需要緩沖數據，并把數據重新組合，增加了(le)電路複雜(zá)性;(2)在有效數據量不變的(de)情況下(xià)，提高(gāo)了(le)傳輸速率的(de)要求。

 

　　圖3表示單工傳輸方式時(shí)兩種插入同步幀的(de)時(shí)序。

　　4 不同邏輯電平的(de)轉換

　　在現行的(de)高(gāo)速邏輯電平接口中，适合數字視頻(pín)傳輸的(de)有ECL、PECL、LVPECL、LVDS、TMDS等形式，具有高(gāo)速率、低功耗的(de)特點，在告訴數據的(de)傳輸中，經常遇到不同邏輯電平的(de)轉換，在表1中列出常用(yòng)的(de)高(gāo)速邏輯接口的(de)典型參 數，圖4表示它們之間的(de)直觀比較。

 

　　不同接口邏輯電平的(de)典型參數

 

　　SYMBOL      ECL(LVECL)       PECL         LVPECL          LVDS(general)         LVDS(lowpower)        TMDS       Unit

 

　　    Vcc                     0                     5.0               +3.3                     +3.3                             +3.3                          3.3           V

 

　　    Vee            -5.2(-3.3)                 0                    0                          0                                   0                              0            V

 

　　    oh                 -0.955              4.045              2.345                   1.4                             1.325                          3.3          V

 

　　    Vol               -1.705                3.295            1.595                    1.0                             1.075                          2.8          V

 

　　    Vpp 　                                    750                  750                    400                              250                           500       mV

 

　　    Vos 　                                    3.67               1.970                   1.2                               1.2                            3.05         V

 

　　目前常用(yòng)的(de)邏輯接口有PECL、LVPECL、LVDS等。其中LVDS有更好的(de)電磁兼容性、較小的(de)功耗，因而得(de)到廣泛的(de)應用(yòng)。LVDS、TMDS電氣特性相似，主要區(qū)别是LVDS由發送端和(hé)負載獨立構成電流回路;而TMDS是由發送端的(de)恒流源和(hé)接收端的(de)電源與負載共同構成電流回路，所以隻能直流耦合。

 

　　在構成長(cháng)線傳輸系統時(shí)，不同功能、不同邏輯電平的(de)芯片互聯時(shí)要保證電平與阻抗的(de)匹配。這(zhè)些匹配功能可(kě)以用(yòng)一些專用(yòng)芯片構成，如Philip的(de)PTN3310、PTN3311實現了(le)PECL與LVDS之間的(de)轉換。還(hái)可(kě)以使用(yòng)簡單的(de)電阻網絡來(lái)實現轉換功能及阻抗匹配，但是引入了(le)衰減。要求匹配網絡具有：

 

　　(1)阻抗匹配，發送時(shí)：Ril=2Z0，接收時(shí)Ri2=2Z0;Z0爲差分(fēn)傳輸線的(de)單端阻抗;Ri爲驅動(接)收芯片的(de)差分(fēn)輸入(輸出)阻抗。

 

　　對(duì)于常用(yòng)的(de)LVDS、PECL輸出，要求匹配阻抗Ri=2Z0=100Ω。實際工程中，由于引線電感的(de)存在，Ri應略小于2Z0。

 

　　(2)直流偏置平衡Vos=Vos1、Vos2=Vos3;Vos1、Vos2爲匹配網絡兩端的(de)直流偏置;Vos爲編解碼芯片輸出(輸入)端的(de)直流偏置;Vos3爲驅動接或收芯片的(de)輸入(輸出)端直流偏置。

 

　　(3)電阻網絡的(de)衰減應盡量小，Vppo>Vppi>Vt。Vppi爲匹配網絡輸入信号的(de)差值;Vppo爲匹配網絡衰減後輸出信号的(de)差值;Vt爲芯片差分(fēn)輸入的(de)門限。

 

　　(4)發送時(shí)，匹配網絡與驅動盡量靠近;接收時(shí)，匹配網絡與解碼盡量靠近。

 

　　匹配網絡與前後級的(de)關系如圖5所示。

　　5 正确的(de)傳輸方式和(hé)耦合方式

　　5.1 正确的(de)傳輸方式

 

　　數字視頻(pín)的(de)傳輸接口通(tōng)常是差分(fēn)接口，它具有較強的(de)抗共模幹擾能力。差分(fēn)信号可(kě)以采用(yòng)平均方式傳輸，如雙絞線(UTP5、STP5)。也(yě)可(kě)以采用(yòng)非平衡方式，如同軸電纜(belden828)。

 

　　采用(yòng)雙端形式時(shí)，信号傳輸線與地是隔離時(shí)，所以效地避免了(le)地線引入的(de)串擾。而采用(yòng)單端形式時(shí)，其有效信号幅度隻有雙端輸出的(de)1/2，特别是當進行長(cháng)距離傳輸時(shí)，地線作爲信号傳輸線的(de)一問好，由于受收發兩端電流、接收電阻等參數的(de)影(yǐng)響，容易引入地線的(de)串擾。故此，可(kě)以使用(yòng)雙同軸構成平衡傳輸，既減小了(le)地線幹擾，又保證了(le)較好的(de)傳輸特性。同軸電纜的(de)頻(pín)率特性幹擾于雙絞線，在端口電參數一緻的(de)情況下(xià)，具有更遠(yuǎn)的(de)傳輸距離。

 

　　在遠(yuǎn)距離戶外傳輸時(shí)，外部瞬間的(de)強電磁幹擾，對(duì)傳輸系統會造成嚴重的(de)影(yǐng)響，甚至使芯片損壞，所以應具有完善的(de)過壓保護措施和(hé)隔防措施。如果采用(yòng)傳輸變壓器的(de)隔離耦合或光(guāng)耦合，可(kě)以極大(dà)地提高(gāo)系統抗外界幹擾的(de)能力。特别是光(guāng)傳輸，不但極大(dà)地提高(gāo)系統抗外界幹擾的(de)能力。特别是光(guāng)傳輸，不但有極大(dà)的(de)傳輸和(hé)抗幹擾能力，而且實現了(le)隔離收發兩端的(de)電系統，簡化(huà)了(le)系統兩端的(de)供電和(hé)共地。

 

　　5.2 差分(fēn)信号耦合形式

 

　　差分(fēn)信号無論是雙端還(hái)是單端傳輸，都可(kě)以采用(yòng)直流耦合。相同電平的(de)邏輯接口之間均可(kě)直接耦合;不同電平的(de)邏輯接口之間要通(tōng)過匹配網絡進行直流耦合;隻有那些具有完善加解擾功能的(de)芯片，才可(kě)使用(yòng)交流耦合方式。在遠(yuǎn)距離傳輸時(shí)，爲使收發兩端直流隔離，避免外部可(kě)能引入的(de)直流漂移，宜采用(yòng)交流耦合方式。實際構成系統時(shí)，要具體分(fēn)析芯片的(de)不同功能和(hé)特性，來(lái)确定采用(yòng)何種耦合方式。圖6爲兩種典型 的(de)交流傳輸方式。

　　6 合理(lǐ)的(de)PCB設計

　　上面提到的(de)高(gāo)速邏輯接口，在PCB闆上傳輸頻(pín)率可(kě)以達1GHz以上，要求嚴格遵守高(gāo)頻(pín)PCB制作的(de)布線規則，并對(duì)高(gāo)速傳輸線進行信号完整性分(fēn)析。

 

　　合理(lǐ)的(de)PCB設計主要是指：

 

　　(1)采用(yòng)高(gāo)頻(pín)性能好的(de)四層或四層以上的(de)多(duō)層PCB闆，PCB闆材質至少應爲高(gāo)頻(pín)玻璃環氧樹脂闆。并把高(gāo)頻(pín)信号線與地層相鄰，較好的(de)作法是：地層、微帶層、電源層、信号層。通(tōng)常的(de)做(zuò)法是：微帶層、地層、電源層、信号層。

 

　　(2)發送端及接收端高(gāo)速差分(fēn)信号線應視作微帶線，要優先布線，每對(duì)之間寬度一緻，分(fēn)散走線，長(cháng)度相同，盡量短直，轉彎時(shí)采用(yòng)圓弧連接。這(zhè)樣做(zuò)是爲了(le)減少線間幹擾以及反射和(hé)振鈴。

 

　　每條微帶線的(de)特征阻抗Ro應等于接收端的(de)單端阻抗。

 

　　若爲微帶線(microstrip)，計算(suàn)公式爲：

 

　　Ro=87·ln[5.98h/(0.8W+t)]·[1/(εr+1.41)**(0.5)]

 

　　若爲微帶傳輸線(stripline)，計算(suàn)公式爲：

 

　　R0=60·ln[4h/0.67π(0.8W+t)]·(1/εr**0.5)

 

　　其中，t爲銅厚度，W爲微帶線寬度，εr爲介電常數，一般取4.4～5.0;h爲微帶線與地層的(de)距離。

 

　　(3)差分(fēn)信号本質上屬于模拟信号，與PCB闆上其他(tā)數字信号應區(qū)别開，遵循模拟和(hé)數字混合電路的(de)布線原則：模拟地單獨設，電源單獨提供，模拟地與數字地隻有一些會合，位于總電源入口的(de)地上，可(kě)以加入高(gāo)頻(pín)磁珠濾除地線雜(zá)波。

 

　　以上總結討(tǎo)論了(le)長(cháng)線傳輸的(de)幾個(gè)主要問題。需要說明(míng)地是，并不是每一個(gè)具體的(de)系統都與圖1完全一緻。在實際中，由于使用(yòng)目的(de)不同、傳輸數據的(de)頻(pín)率不同、距離不同、使用(yòng)的(de)技術不同、傳輸系統有很大(dà)差異。一般組成系統時(shí)，可(kě)以采用(yòng)155M/622M/1.2G以太網物(wù)理(lǐ)層芯片，可(kě)以采用(yòng)STMPE規範的(de)數字視頻(pín)芯片，還(hái)可(kě)以采用(yòng)光(guāng)通(tōng)信的(de)傳輸芯片。許多(duō)廠家提供這(zhè)樣的(de)芯片，如National、Ti、Agilent、Maxim、Cypress等。

 

　　這(zhè)些芯片的(de)功能、頻(pín)率适用(yòng)範圍、輸出邏輯電平、适用(yòng)協議(yì)及其他(tā)具體參數都各有差異，應用(yòng)時(shí)應仔細區(qū)分(fēn)。例如有些芯片本身集成了(le)電纜驅動電路，如CLC020、CLC030。有些傳輸芯片沒有加擾功能，如DS90CR583/584、DS92LV1023/1024。此外不同芯片的(de)編碼解碼、加擾解擾的(de)方式也(yě)各有差異。例如CLC020采用(yòng)補位進行8B/10B編碼，多(duō)項式運算(suàn)完成加擾，直流平衡采用(yòng)常用(yòng)的(de)NRZ/NRZI碼的(de)轉換方式;而如HDMP1022/1024，其編碼是通(tōng)過D域編碼，再疊加複用(yòng)C域編碼(frame mux)完成16B/20B，20B/24B編碼則是通(tōng)過計算(suàn)每個(gè)字的(de)碼重來(lái)确定符号，累計每個(gè)字的(de)符号來(lái)決定當前字是否翻轉(Conditional invert master transition)，從而達到直流平衡的(de)目的(de)。隻有詳細了(le)解不同芯片的(de)特征和(hé)參數，才能構成成本低、效率高(gāo)、穩定可(kě)靠的(de)傳輸系統。

 

　　筆者最近研發的(de)雙絞線、同軸、光(guāng)纖長(cháng)線傳輸系統，适合不同頻(pín)率範圍、不同距離的(de)應用(yòng)，使用(yòng)情況良好，系統運行穩定。